Hays AG

ASIC/FPGA Digital Design Ingenieur (VHDL) (m/w/d)

Publiziert am: 11/24/22 | Stuttgart | Vollzeit

Jetzt bewerben
Mit unserer langjährigen Rekrutierungserfahrung und unseren Kenntnissen des Engineering-Personalmarktes bieten wir Fach- und Führungskräften aus dem Ingenieurwesen und dem technischen Umfeld eine starke Partnerschaft. Denn durch unsere intensiven Beziehungen und Netzwerke über alle Industriebranchen hinweg vermitteln wir Ihnen als Engineering-Fachleuten spannende Projekte und attraktive Positionen. Ganz nach Ihren Interessen und abhängig von Ihren Erfahrungen und Qualifikationen. Sie profitieren dabei von einer professionellen Betreuung von der ersten Ansprache bis zum Antritt Ihres neuen Projektes bzw. Ihrer neuen Stelle - und das natürlich völlig kostenfrei. Registrieren Sie sich und freuen Sie sich auf interessante und passende Positionen und Projekte.

Mein Arbeitgeber

  • Sie profitieren von dem exklusiven Zugang zu interessanten Unternehmen und spannenden Projekten in Zusammenarbeit mit Hays als einem soliden und stabilen Partner

  • Logikentwurf mit HDL-Ansatz (VHDL, Verilog)
  • Simulation digitaler Blöcke (VHDL, Verilog, SystemVerilog, UVM)
  • Implementierung und Verifizierung von Modulen und Kernfunktionen unter berücksichtigung von Requirements an Leistung, Kosten, Zeitplan und Aufwand
  • Spezifikation, Moduldefinition und Implementierung von ASIC/FPGA-Designs
  • Technische Verantwortung für den Entwurf von ASIC/FPGA-Kernmodulen
  • Analyse, Konzeption und Überprüfung von internen und externen Anforderungen und deren Auswirkungen auf die Designmodule
  • Erstellung und Pflege von Design-/Verifizierungsdokumenten
  • RTL-Design, Synthese und Simulation der Designverifizierung
  • Durchführung von Designreviews, um sicherzustellen, dass die Anforderungen erfüllt werden
  • End-to-End-ASIC-Simulation und -Verifizierung sowie Fehlerbehebung
  • Durchführung von Design Rule Checks, Low Power Checks, Takt- und Stromverteilungs-Checks
  • Beteiligung an Entscheidungen über Kompromisse bei Leistung, Fläche, Stromverbrauch und Systemkosten
  • Timing-Analyse und backannotation Simulation
  • Design for Test einschließlich der Erstellung von Testmustern
  • Enge Zusammenarbeit mit Design-, Verifikations- und Architektur-Ingenieuren
  • Abgeschlossenes Ingenieurstudium (Elektrotechnik, Informatik, Fahrzeugtechnik, Physik) oder vergleichbare Ausbildung
  • Profunde Erfahrung mit System-, HW- oderASIC/FPGA-Design
  • Programmierkenntnisse wie VHDL/HDL und Modellsimulationen in VHDL oder UVM
  • Eigeninitiative, Fähigkeit zur Arbeit in einem internationalen Team, ausgeprägte Kommunikationsfähigkeiten und Begeisterung für Technik
  • Fließendes Englisch
  • Abwechslungsreiche Tätigkeit in einem renommierten Unternehmen
  • Spannende Aufgaben
  • Die Möglichkeit revolutionäre Entwicklungen mitzugestalten

Ihr Kontakt

Referenznummer
650567/1

Kontakt aufnehmen
Telefon:+ 49 621 1788-4297
E-Mail: positionen@hays.de

Anstellungsart
Anstellung bei der Hays Professional Solutions GmbH


Mit unserer langjährigen Rekrutierungserfahrung und unseren Kenntnissen des Engineering-Personalmarktes bieten wir Fach- und Führungskräften aus dem Ingenieurwesen und dem technischen Umfeld eine starke Partnerschaft. Denn durch unsere intensiven Beziehungen und Netzwerke über alle Industriebranchen hinweg vermitteln wir Ihnen als Engineering-Fachleuten spannende Projekte und attraktive Positionen. Ganz nach Ihren Interessen und abhängig von Ihren Erfahrungen und Qualifikationen. Sie profitieren dabei von einer professionellen Betreuung von der ersten Ansprache bis zum Antritt Ihres neuen Projektes bzw. Ihrer neuen Stelle - und das natürlich völlig kostenfrei. Registrieren Sie sich und freuen Sie sich auf interessante und passende Positionen und Projekte.

Mein Arbeitgeber

  • Sie profitieren von dem exklusiven Zugang zu interessanten Unternehmen und spannenden Projekten in Zusammenarbeit mit Hays als einem soliden und stabilen Partner

Hays AG
Willy-Brandt-Platz 1-3
68161 Mannheim
Hays AG

Hays AG